Nonvolatile semiconductor memory device with dual insulation layers between adjacent gate structures								
Patent Number:	☐ <u>US5637897</u>							
Publication date:	1997-06-10							
Inventor(s):	OYAMA KEN-ICHI (JP)							
Applicant(s):	IIPPON ELECTRIC CO (JP)							
Requested Patent:	JP8241932							
Application Number:	US19960606477 19960304							
Priority Number(s):	·							
IPC Classification:	H01L29/788							
EC Classification:								
Equivalents:	JP2655124B2, KR210552							
Abstract								
A non-volatile semiconductor memory, called EPROM has a plurality of memory cells arrayed in a matrix and each having a laminate gate structure including a part of a strip control gate and a separate floating gate. A plurality of erasing gates is disposed in one of each two of spaces formed between two adjacent gate structures. Other of the each two of the spaces is filled with a laminate including a silicon nitride film and a silicon oxide film overlying the silicon nitride film. The erasing gates and the laminates are arranged alternately, so that the laminates do not cover the erasing gates. Difference in level between the memory cell section and the peripheral section is reduced to thereby prevent breakage of interconnects overlying the erasing gates. Etching of the substrate surface can be avoided to thereby obtain an improvement in the yield of the memory device.								
Data supplied from the esp@cenet database - I2								

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

\_(11)特許出願公開番号\_\_\_

### 特開平8-241932

(43)公開日 平成8年(1996)9月17日


(51) Int.Cl.6		識別記号	庁内整理番号	FΙ				技術表示箇所
H01L	21/8247			H01L	29/78		371	ひれる小園が
	29/788	•		G11C	17/00		307D	
	29/792			H01L	27/10		4 3 4	
G11C	•							
	16/04							
			審查請求	有 請	求項の数 5	FD	(全 7 頁)	最終頁に続く
(21)出願番号 特願平7-70411			(71)出願人 000004237					
(22)出願日		平成7年(1995)3			i気株式 3港区芝	会社 五丁目7番1-	号	
			(72)発明者 小山 健一					
							五丁目7番1	号 日本電気株
				(7.4) (D.W	式会社			
				(74)代理	人 弁理士	: 尾身	祐助	

## (54) 【発明の名称】 不揮発性半導体記憶装置およびその製造方法

#### (57)【要約】

【目的】 周辺回路部のゲート電極のパターニング時に、基板をオーバーエッチングすることのないようにして、特性のばらつきを抑える。

【構成】 紙面に平行な方向に延びる、ビット線となる n\*型埋め込み拡散層 (図示なし)を p型シリコン基板 1 の表面に形成し、基板上にこの埋め込み拡散層に直交する方向に延びる素子分離酸化膜 2 を形成する。ポリシリコン膜、ゲート間酸化膜 5 およびポリシリコンの積層体をパターニングして、浮遊ゲート4、制御ゲート6を形成する。熱酸化によりシリコン酸化膜 7 を形成し、その上にシリコン窒化膜 8、シリコン酸化膜 9を堆積した後、フォトレジスト膜 1 0を形成する (a)。積層ゲート電極間の隙間を 1 本置きに埋め込むように酸化膜 9 と 室化膜 8 をパターニングする (b)。ポリシリコン膜を堆積し、パターニングして消去ゲート 1 2、ゲート電極 1 3 を形成する (c)。



8 ··· シリコン宮化膜 9、11 ··· シリコン酸化膜 10 ··· フォトレジスト膜 12 ··· 消去ゲート 13 ··· ゲート電復

1

#### 【特許請求の範囲】

【請求項1】 半導体基板上にマトリックス状に配置された浮遊ゲートと、前記浮遊ゲートを行方向に連続して 
覆う複数本の制御ゲートと、前記制御ゲート間の隙間を 
1本置きに埋め込む絶縁膜と、前記絶縁膜によって埋め 
込まれなかった前記制御ゲート間の隙間を埋め込む消去 
ゲートとを備えた不揮発性半導体記憶装置であって、前 
記絶縁膜がシリコン窒化膜を下層、シリコン酸化膜を上 
層とした絶縁層積層体により構成されていることを特徴 
とする不揮発性半導体記憶装置。

【請求項2】 前記絶縁層積層体の下にはシリコン酸化 膜が形成されているいることを特徴とする請求項1記載 の不揮発性半導体記憶装置。

【請求項3】 前記半導体基板の表面領域内には、前記 制御ゲートに直交して複数本の高不純物濃度拡散層が形 成され、前記浮遊ゲートが前記高不純物濃度拡散層に一 部重なるように形成されていることを特徴とする請求項 1記載の不揮発性半導体記憶装置。

【請求項4】 (1) 半導体基板上に所定のパターンの 浮遊ゲート形成用ポリシリコン膜を複数個形成する工程 20 と、

- (2) 制御ゲート形成用のポリシリコン膜を堆積し、これと前記浮遊ゲート形成用ポリシリコン膜を選択的に除去して、行方向に平行に延在する複数の制御ゲートと、マトリックス状に配置された浮遊ゲートとを形成する工程と、
- (3)シリコン窒化膜とシリコン酸化膜を堆積し、該シリコン酸化膜およびシリコン窒化膜を選択的に除去して、制御ゲート間の隙間を1本置きに埋め込む埋め込み用絶縁膜を形成する工程と、
- (4) ポリシリコン膜を堆積し、選択的に除去して、前 記埋め込み用酸化膜によって埋め込まれなかった制御ゲート間の隙間を埋め込む消去ゲートを形成する工程と、 を含むことを特徴とする不揮発性半導体記憶装置の製造 方法。

【請求項5】 前記第(3)の工程において、周辺回路部においては、前記シリコン酸化膜により素子分離用酸化膜を形成することを特徴とする請求項4記載の不揮発性半導体記憶装置の製造方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、不揮発性半導体記憶装置およびその製造方法に関し、特に仮想接地分割ゲートEPROMのように、制御ゲート間の隙間に交互に絶縁膜と消去ゲートとが形成されてなる不揮発性半導体記憶装置およびその製造方法に関するものである。

[0002]

【従来の技術】仮想接地分割ゲートEPROMセルは、 従来のEPROMの集積度および歩留りを改善するため の手段として提案されている。図5万至図8を参照して 50

従来の仮想接地分割ゲート型EPROMについて説明する。図5は、仮想接地分割ゲート型EPROMのセル・アレイ部の平面図であり、図6はそのB-B線の断面図である。

【0003】図5、図6に示すように、ソース・ドレイン領域を構成するn・型埋め込み拡散層14はp型シリコン基板1の表面領域内に形成され、図5の上下方向に平行に配置されている。n・型埋め込み拡散層14は比較的厚いシリコン酸化膜15により覆われている。基板化度2が平行に形成されている。基板上には、また、浮遊ゲート4が一部が埋め込み拡散層14と重なる態様でマトリックス状に形成されている。さらに、この浮遊ゲート4を覆う制御ゲート6が埋め込み拡散層14と直交して形成されている。制御ゲート6の表面はシリコン酸化膜7により被覆されている。また、浮遊ゲートと制御ゲートからなる積層ゲート電極間の隙間は、1本置きに消去ゲート12により埋め込まれ、さらに、基板上全面がシリコン酸化膜16により被覆されている。

【0004】図7は、図5に示したセル・アレイ部の等価回路図である。図7に示されるように、n\*型埋め込み拡散層14はピット線(B1、B2、・・・)を構成しており、制御ゲート6はワード線(W1、W2、・・・)を構成している。各メモリセルのチャネル部上では、浮遊ゲート4と制御ゲート6とが重なっている部分と制御ゲートが直接チャネル部に対向している部分(いわゆるスプリットゲート)とがある。

【0005】このメモリは以下のように動作する。図7中のセル(2、1)の読み出し動作は、ワード線W2に のえば5Vを、ピット線B1を接地、ピット線B2を1.5V、他のワード線を接地、他のピット線をフローティング(オープン)とすることにより行う。また、同セルに対する書き込みは、ワード線W2に例えば12Vを印加し、ピット線B1を接地し、ピット線B2に7Vを印加し非選択の他のワード線は接地することにより当該セルのチャネルにホットエレクトロンを発生させこれをこのセルの浮遊ゲートに注入することにより行うことができる。メモリセルの消去動作は、ワード線を接地し、消去ゲート12に例えば20Vを印加して、浮遊ゲート電極中のキャリアを消去ゲート電極に引き抜くことによって行う。

【0006】上述したように、この仮想接地分割ゲート EPROMセルは、n\* 型埋め込み拡散層をビット線として使用していること、浮遊ゲートをもつ各メモリセルにスプリットゲートと呼ばれる選択トランジスタが直列に接続されているという二つの重要な特長を有している。n\* 型埋め込みビット線の使用は、メモリセル・アレイにおいて必要とされるコンタクトの数を著しく減少させ、直接的に集積度と歩留りを向上させる。

【0007】また、各浮遊ゲートのメモリセル毎に直列

.3

選択トランジスタを設置したことにより、選択されたビット線に接続されている非選択メモリセルの浮遊ゲートに、ビット線電圧に起因する電圧が印加され、その結果、非選択メモリセルが不本意にターンオンされる状態となったとしても、オン電流の流れる事態は回避することができる。このことは、ドレイン書き込み電圧に関する拘束条件を著しく緩和する。

【0008】なお、この種の仮想接地分割ゲート型のEPROMは、例えば、特開平2-292870号公報(ジャック H. ユアン:フラッシュ形高密度EPRO 10M半導体メモリの構造体およびその製造プロセスを含む製造方法)により公知となっている。

【0009】次に、セル・アレイ部と周辺回路部とに分けて示した工程順断面図である図8を参照してこの種のEPROMの従来の製造方法について説明する。なお、図8のセル・アレイ部は、図5のA-A線での断面について示されている。まず、p型シリコン基板1上にフォトレジスト膜(図示なし)を選択的に形成し、これをマスクとしたイオン注入により、ピット線となるn・型埋め込み拡散層(14;図8には図示されていない)を形 20成する。

【0010】フォトレジスト膜を除去した後、CVD法により全面にシリコン酸化膜を堆積し、これをパターニングして、セル・アレイ部および周辺回路部に素子分離酸化膜2を形成する。その後、ゲート酸化膜3を形成し、その上に堆積した浮遊ゲート用ポリシリコン膜(膜厚2000Å)をフォトレジストマスクパターンを用いたドライエッチングで短冊状の複数の平行パターンに加工する。さらに、ゲート間絶縁膜5とその上に制御ゲート用のポリシリコン膜(膜厚3500Å)を順次形成し30た後、制御ゲート用および浮遊ゲート用のポリシリコン膜をパターニングして、制御ゲート6および浮遊ゲート4を形成する。このとき、周辺回路部ではポリシリコン膜は完全に除去されている。

【0011】次に、熱酸化により、制御ゲートと浮遊ゲートおよび基板の露出表面に膜厚約100人のシリコン酸化膜7を形成する。このシリコン酸化膜7は、周辺回路部ではゲート酸化膜になる。続いて、浮遊ゲートと制御ゲートとの積層ゲート電極間の隙間を埋め込むように消去ゲート用のポリシリコン膜12aを膜厚約2500 40人に堆積し、フォトリソグラフィ法を適用してフォトレジスト膜17を形成する〔図8(a)〕。

【0012】次に、フォトレジスト膜17をマスクとしてポリシリコン膜12aをドライ法によりバターニングして、セル・アレイ部には、積層ゲート電極間の隙間を1本置きに埋め込む消去ゲート12を、周辺回路部にはゲート電極13を形成する。その後、シリコン基板表面にシリコン酸化膜16をCVD法で堆積する〔図8(b)〕。最後に、通常の配線形成工程等の後処理を実施して不揮発性半導体記憶装置を作製する。

[0013]----

【発明が解決しようとする課題】上述した従来の仮想接地分割ゲートEPROMは以下の問題点を有している。すなわち、この従来例では、セル・アレイ部の消去ゲートと周辺回路部のトランジスタのゲート電極を、同じポリシリコン膜を用い、同一加工工程でのフォトリソグラフィとドライエッチングで加工形成する。この時、セル・アレイ部においては、制御ゲートと浮遊ゲートとの積層ゲート電極間のの隙間に埋め込まれた厚さ2000Å+3500Å+2500Å=8000Åの消去ゲート用のポリシリコン膜12aを除去する必要がある。

4

【0014】しかしながら、周辺回路部でのポリシリコン膜の膜厚は2500A程度であるので、この領域には 余分に5500Aのポリシリコンをエッチングするため のオーバーエッチングが加えられる。このオーバーエッチングに対するエッチングストッパーは、熱酸化法で形成したシリコン酸化膜7(ゲート酸化膜;膜厚100A)であるが、この膜厚のエッチングストッパーでエッチングをストップさせることは難しくシリコン基板にエッチングが加えられ、シリコン基板がエッチングにより 彫られてしまう〔図8(b)のオーバーエッチ部18〕。シリコン基板表面にエッチングが加えられると、周辺回路のトランジスタのデバイスサイズ(チャネル長等)のばらつきに起因するトランジスタ特性の不均一性が増大し、歩留りの低下を引き起こす。

【0015】また、従来例では、配線形成工程前におけるメモリセル領域と周辺領域の境界領域での段差の問題がある。セル領域は多数の薄膜を堆積して形成するので、周辺回路部よりもデバイス層が厚くなり、その結果、セル領域と周辺領域の境界領域には段差が発生する。この段差は配線形成工程において、配線の断線等の発生原因となり、メモリチップの製造歩留りを低減させてしまう。

【0016】したがって、この発明の目的とするところは、第1に、周辺回路部のトランジスタのゲート電極の形成時に、ポリシリコン膜のオーバーエッチングを回避できるようにすることであり、第2に、セル・アレイ部と周辺回路部との段差を軽減することである。

[0017]

40 【課題を解決するための手段】上記目的を達成するため、本発明によれば、半導体基板上にマトリックス状に配置された浮遊ゲート(4)と、前記浮遊ゲートを行方向に連続して覆う複数本の制御ゲート(6)と、前記制御ゲート間の隙間を1本置きに埋め込む絶縁膜と、前記絶縁膜によって埋め込まれなかった前記制御ゲート間の隙間を埋め込む消去ゲート(12)とを備えた不揮発性半導体記憶装置において、前記絶縁膜がシリコン窒化膜(8)を下層、シリコン酸化膜(9)を上層とした絶縁層積層体により構成されていることを特徴とする不揮発50性半導体記憶装置、が提供される。

- 【00-1-8】また、本発明によれば、----

- ① 半導体基板上に所定のパターンの浮遊ゲート形成用 ポリシリコン膜(4a)を複数個形成する工程と、
- ② 制御ゲート形成用のポリシリコン膜(6 a)を堆積 し、これと前記浮遊ゲート形成用ポリシリコン膜を選択 的に除去して、行方向に長尺の複数の制御ゲート(6) とマトリックス状に配置された浮遊ゲート(4)とを形 成する工程と〔図1(b)、(c):図3(b)、 (c)),
- ③ シリコン窒化膜(8)とシリコン酸化膜(9)を堆 10 積し、該シリコン酸化膜およびシリコン窒化膜を選択的 に除去して、制御ゲート間の隙間を1本置きに埋め込む 埋め込み用絶縁膜を形成する工程と〔図2(a)、 (b); 図4(a)、(b)]、
- ④ ポリシリコン膜を堆積し、選択的に除去して、前記 埋め込み用酸化膜によって埋め込まれなかった制御ゲー ト間の隙間を埋め込む消去ゲート (12) を形成する工 程と〔図2(c);図4(c)〕、を含む不揮発性半導 体記憶装置の製造方法、が提供される。

[0019]

【実施例】次に、本発明の実施例について図面を参照し て説明する。

[第1の実施例] 図1 (a) ~ (c) および図2 (a) ~ (c)は、セル・アレイ部と周辺回路部とに分けて示 した本発明の第1の実施例の工程順断面図である。な お、このセル・アレイ部での断面図は図5のA-A線で の断面に相当している。まず、セル・アレイ部において フォトレジストのパターンニングと砒素のイオン注入に より、p型シリコン基板1の表面領域内に、列方向に平 行に走る複数のn<sup>+</sup> 型埋め込み拡散層(図示なし)を形 30 成する。次に、シリコン基板1表面に、CVD法により 膜厚約4000人のシリコン酸化膜を堆積し、これをフ ォトリソグラフィ法とドライエッチングによりパターニ ングして、素子分離酸化膜2を形成する〔図1 (a)).

【0020】その後、熱酸化法によりゲート酸化膜3を 形成し、その上に膜厚2500Åのポリシリコン膜を堆 積し、これを列方向(紙面に平行な方向)に長尺になる ように、また一部がピット線となるn<sup>+</sup> 型埋め込み拡散 層に掛かるようにパターニングして、浮遊ゲート形成用 のポリシリコン膜4aを形成する。このとき、周辺回路 部においてもポリシリコン膜4aが残るようにする。こ のポリシリコン膜上に熱酸化法あるいはHTO ( High Temperature CVD Oxide; 高温CVD) 法により、膜 厚200Åのゲート間酸化膜5を形成し、その上に、C VD法により制御ゲート形成用のポリシリコン膜 6 a を 膜厚3000Åに堆積する〔図1(b)〕。

【0021】次に、フォトリソグラフィ法とドライエッ チングにより、ポリシリコン膜 6 a、シリコン酸化膜お よびポリシリコン膜4aをパターニングして、所定の形 50

状の制御ゲート6および浮遊ゲート4を形成する。この とき、周辺回路部ではポリシリコン膜は完全に除去され る。この実施例では、制御ゲートと浮遊ゲートと同一の フォトリソグラフィ工程において形成していたが、これ らをを別々のフォトリソグラフィ工程により形成するよ うにしてもよい。すなわち、制御ゲートのパターニング 後に、別のフォトレジスト膜を形成しこれにより浮遊ゲ ートの制御ゲートに平行な辺のパターニングを行うよう にしてもよい。また、浮遊ゲートのパターニングが終了 した後に、制御ゲート形成用のポリシリコン膜の堆積を 行うようにしてもよい。この積層ゲート電極の形成後、 熱酸化を行って制御ゲートと浮遊ゲートの表面およびシ リコン基板の表面に膜厚200Åのシリコン酸化膜7を 形成する〔図1(c)〕。

【0022】次に、基板表面全面にシリコン窒化膜8を 500Aの膜厚に、シリコン酸化膜9を2500Aの膜 厚に順次CVD法により堆積する。その結果、浮遊ゲー ト4と制御ゲート6から構成される積層ゲート電極間の 隙間は、シリコン窒化膜8とシリコン酸化膜9で埋め込 まれる。その後、後工程で消去ゲートを形成しない部分 にフォトレジスト膜10のマスクを形成する。すなわ ち、セル・アレイ部において、前記積層ゲート電極間の 隙間の1本置きの領域にフォトレジスト膜10を形成す る。また、周辺回路部にはフォトレジストのマスクは形 成しない (図2 (a))。

【0023】次に、シリコン酸化膜とシリコン窒化膜の ウェットエッチングを順次行い、前述のフォトレジスト 膜10により保護されていない部分のシリコン酸化膜9 とシリコン窒化膜8の積層膜を除去する〔図2 (b)〕。次に、露出したシリコン酸化膜7を除去し、 再度熱酸化法により膜厚100Åのシリコン酸化膜11 を形成する。このシリコン酸化膜11は、周辺回路部に おいては、ゲート酸化膜となる。その後、CVD法によ り膜厚2500Åの消去ゲート用のポリシリコン膜を堆 積し、これをフォトリソグラフィ法とドライエッチング によりパターニングして、セル・アレイ部においては消 去ゲート12を、周辺回路部においては、周辺デバイス のゲート電極13を形成する〔図2(c)〕。その後、 通常の配線形成工程等の後処理を実施して不揮発性半導 体記憶装置を作製する。

【0024】 [第2の実施例] 図3 (a) ~ (c) およ び図4(a)~(c)は、セル・アレイ部と周辺回路部 とに分けて示した本発明の第1の実施例の工程順断面図 である。なお、このセル・アレイ部での断面図は図5の A-A線での断面に相当している。まず、セル・アレイ 部においてフォトレジストのパターンニングと砒素のイ オン注入により、p型シリコン基板1の表面領域内に、 列方向に平行に走る複数のn+ 型埋め込み拡散層 (図示 なし)を形成する。次に、シリコン基板1表面に、CV D法により膜厚約2000Aのシリコン酸化膜を堆積

し、これをパターニングして、素子分離酸化膜2を形成---イエッチングは、平坦部においてのみ行えばよいように する(図3(a))。このとき、周辺回路部において は、素子分離用酸化膜は形成されない。

【0025】その後、熱酸化法によりゲート酸化膜3を 形成し、その上に膜厚2500人のポリシリコン膜を堆 積し、これを列方向に長尺になるように、また一部がビ ット線となるn<sup>+</sup> 型埋め込み拡散層に掛かるようにパタ ーニングして、浮遊ゲート形成用のポリシリコン膜 4 a を形成する。このとき、周辺回路部においてもポリシリ コン膜4aが残るようにする。このポリシリコン膜上に 10 ル長等)ばらつきを防止することができるようになり、 膜厚200点のゲート間酸化膜5を形成し、その上に、 制御ゲート形成用のポリシリコン膜6aを膜厚3000 Aに堆積する〔図3(b)〕。

【0026】次に、フォトリソグラフィ法とドライエッ チングにより、ポリシリコン膜6a、シリコン酸化膜お よびポリシリコン膜4aをパターニングして、所定の形 状の制御ゲート6および浮遊ゲート4を形成する。この とき、周辺回路部ではポリシリコン膜は完全に除去され る。この積層ゲート電極の形成後、熱酸化を行って制御 ゲートと浮遊ゲートの表面およびシリコン基板の表面に 20 膜厚200Aのシリコン酸化膜7を形成する〔図3 (c)).

【0027】次に、基板表面全面にシリコン窒化膜8を 500Aの膜厚に、シリコン酸化膜9を5000Aの膜 厚に順次CVD法により堆積する。その後、セル・アレ イ部では、積層ゲート電極間の隙間の内後工程で消去ゲ ートを形成しない部分に、また周辺回路部では素子分離 酸化膜の形成領域にフォトレジスト膜10のマスクを形 成する。〔図4(a)〕。

【0028】次に、シリコン酸化膜とシリコン窒化膜の 30 ウェットエッチングを順次行い、前述のフォトレジスト 膜10により保護されていない部分のシリコン酸化膜9 とシリコン窒化膜8の積層膜を除去する〔図4 (b)〕。この結果、周辺回路領域では、シリコン酸化 膜9(膜厚5000点)、シリコン窒化膜8(膜厚50 0Å) およびシリコン酸化膜7 (膜厚200Å) の積層 膜がフィールド絶縁膜を構成することになる。

【0029】次に、露出したシリコン酸化膜7を除去 し、再度熱酸化法により膜厚100人のシリコン酸化膜 11を形成する。このシリコン酸化膜11は、周辺回路 40 部においては、ゲート酸化膜となる。その後、CVD法 により膜厚2500人の消去ゲート用のポリシリコン膜 を堆積し、これをパターニングして、セル・アレイ部に おいては消去ゲート12を、周辺回路部においては、周 辺デバイスのゲート電極13を形成する〔図4 (c)〕。その後、通常の配線形成工程等の後処理を実 施して不揮発性半導体記憶装置を作製する。

[0030]

【発明の効果】以上説明したように、本発明によれば、 第1に、消去ゲート形成のためのポリシリコン膜のドラ 50 10、17 フォトレジスト膜

なるので、そのためのエッチング量は周辺回路部のトラ ンジスタのゲート電極のパターニングのためのエッチン グ量と等しくなる。そのため、従来例で消去ゲート加工 時に問題になった、メモリセル部と周辺回路部でのポリ シリコン膜エッチング量の違いに起因した周辺回路部の シリコン基板表面のオーパーエッチングは回避すること ができるようになる。その結果、オーバーエッチングに よる周辺回路のトランジスタのデバイスサイズ(チャネ

トランジスタ特性の不均一性は減少し、歩留りを向上さ せることができる。

【0031】第2に、従来例では消去ゲート上に、積層 ゲート電極間の隙間を埋め込む厚いシリコン酸化膜が積 層されるため、セル・アレイ部と周辺回路部との段差が 大きくなったが、本発明によれば、消去ゲートにこの埋 め込み用の酸化膜が積層されることがないので、段差は 軽減される。さらに、第2の実施例のように、セル・ア レイ部の素子分離酸化膜と周辺回路部の素子分離酸化膜 とを別個の工程において形成するようにすれば、それぞ れの膜厚を最適化することができ、段差を一層少なくす ることができる。その結果、この段差部での配線の断線 等の発生を抑制でき、歩留りをさらに向上させることが できる。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施例を示す工程順断面図の一 部。

【図2】本発明の第1の実施例を示す、図1の工程に続 く工程での工程順断面図。

【図3】本発明の第2の実施例を示す工程順断面図の一

【図4】本発明の第2の実施例を示す、図3の工程に続 く工程での工程順断面図。

【図5】従来の仮想接地分割ゲート型EPROMのセル ・アレイ部の平面図。

【図6】図5のB-B線での断面図。

【図7】図5に示した仮想接地分割ゲート型EPROM の等価回路図。

【図8】従来の製造方法を示す工程順断面図。

#### 【符号の説明】

- 1 p型シリコン基板
- 2 素子分離酸化膜
- 3 ゲート酸化膜
- 4 浮遊ゲート
- 4 a、6 a、12 a ポリシリコン膜
- 5 ゲート間酸化膜
- 6 制御ゲート
- 7、9、11、15、16 シリコン酸化膜
- 8 シリコン窒化膜

9

- - - -1 2 消去ゲート - -


13 ゲート電極


1-4 n<sup>+</sup> 型埋め込み拡散層 (ビット線)


18 オーパーエッチ部

【図1】

セル・アレイ部 周辺回路部







1 ··· p型シリコン基板

2… 索子分離酸化膜 3…ゲート酸化膜

4…浮遊ゲート


40、60…ポリシリコン膜

5…ゲート間酸化膜

6… 制御ゲート

7…シリコン酸化膜


【図5】





12… 消去ゲート 16… シリコン酸化膜

【図2】

10









8 … シリコン産化膜 9、11 … シリコン酸化膜 10…フォトレジスト膜 12… 消去ゲート 13…ゲート電極


[図3]


セル・アレイ部

周辺回路部









フロントページの続き

(51) Int. Cl. 6 H O 1 L 27/115 識別記号 庁内整理番号

FΙ

技術表示箇所